화웨이, '타오의 법칙' 내세워 TSMC 추격 선언

중국 화웨이가 '무어의 법칙'을 대체할 새로운 반도체 이론을 제시하며 2031년까지 1.4나노(나노미터, 10억분의 1m)급 칩 성능 구현을 목표로 내걸었다.

미국의 대중(對中) 반도체 제재 속에서도 첨단 공정 추격 의지를 공식화한 것이다.

연합뉴스는 중국 경제매체 제일재경의 26일(현지시각) 보도를 인용해 화웨이 반도체 사업을 총괄하는 허팅보 하이실리콘 총재가 전날 콘퍼런스에서 '타오(Tau) 스케일링 법칙’'을 공개했다고 전했다.

허 총재는 신호 전달 시간을 줄이는 '시간 축소(time scaling)' 개념을 통해 반도체 성능을 끌어올릴 수 있다고 주장했다.

기존 무어의 법칙이 트랜지스터 미세화와 집적도 확대에 초점을 맞췄다면 화웨이는 로직폴딩(logic folding) 기술 등을 활용해 데이터 처리 효율 자체를 높이겠다는 구상이다.

허 총재는 "지속 가능한 진화 경로를 찾았다"며 "올해 안에 업계를 놀라게 할 결과물을 공개할 것"이라고 말했다.

홍콩 사우스차이나모닝포스트(SCMP)는 화웨이와 중국 최대 파운드리 업체인 SMIC가 미국의 수출 통제로 네덜란드 ASML의 극자외선(EUV) 노광장비 확보에 어려움을 겪는 상황에서 새로운 설계 방식으로 기술 격차 축소를 시도하고 있다고 분석했다.

업계에서는 TSMC가 2028년, 삼성전자가 2029년 전후로 1.4나노 양산에 나설 것으로 전망한다.

무어의 법칙은 반도체에 집적되는 트랜지스터 수가 약 2년마다 2배로 늘어나 성능이 2배가 된다는 법칙이다. 이 법칙은 한때 정설로 여겨졌으나 나노 단위 칩에 트랜지스터의 밀도를 더 이상 늘리기 어려워졌다는 한계에 부딪혔다.

블룸버그 통신은 화웨이의 계획이 현실화될 경우, EUV 없이 5나노 이하 첨단칩 생산은 어렵다는 업계의 통념이 흔들릴 수 있다고 평가했다.

다만 회의론도 적지 않다. 엔비디아와 AMD 등도 칩렛·패키징·소프트웨어 최적화 등을 통해 무어의 법칙을 보완하고 있지만, 물리적 미세공정 자체를 대체하지는 못하고 있기 때문이다.

이와 관련해 중국 상하이재경대의 후옌핑 교수는 "타오의 법칙이 완전히 새로운 돌파구인지 여부는 아직 검증이 필요하다"고 지적했다.

시장 반응은 뜨거웠다. 화웨이 협력사인 SMIC 주가는 이날 홍콩 증시에서 장중 10% 이상 급등했다.